

전류모드 CMOS에 의한 다치 가산기 및 승산기의 구현

성 현 경[†]

요 약

본 논문에서는 전류모드 CMOS를 사용하여 다치 가산기 및 다치 승산기를 구현하였으며, 먼저 효과적인 집적회로 설계 이용성을 갖는 전류모드 CMOS를 사용하여 3치 T-게이트와 4치 T-게이트를 구현하였다. 구현된 다치 T-게이트를 조합하여 유한체 $GF(3^2)$ 의 2변수 3치 가산표와 승산표를 실현하는 회로를 구현하였으며, 이들 다치 T-게이트를 사용하여 유한체 $GF(4^2)$ 의 2변수 4치 가산표와 승산표를 실현하는 회로를 구현하였다. 또한, Spice 시뮬레이션을 통하여 이 회로들에 대한 동작특성을 보였다. 다치 가산기 및 승산기들은 $1.5\mu m$ CMOS 표준 기술의 MOSFET 모델 LEVEL 3을 사용하였고, 단위전류는 $15\mu A$ 로 하였으며, 전원전압은 3.3V를 사용하였다. 본 논문에서 구현한 전류모드 CMOS의 3치 가산기와 승산기, 4치 가산기와 승산기는 일정한 회선경로 선택의 규칙성, 간단성, 셀 배열에 의한 모듈성의 이점을 가지며, 특히 차수 m 이 증가하는 유한체의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합할 것으로 생각된다.

Implementation of Multiple-Valued Adder and Multiplier Using Current-Mode CMOS

Hyeon-Kyeong Seong[†]

ABSTRACT

In this paper, the multiple-valued adders and multipliers are implemented by current-mode CMOS. First, we implement the 3-valued T-gate and the 4-valued T-gate using current-mode CMOS which have an effective availability of integrated circuit design. Second, we implement the circuits to be realized 2-variable 3-valued addition table and multiplication table over finite fields $GF(3^2)$, and 2-variable 4-valued addition table and multiplication table over finite fields $GF(4^2)$ with the multiple-valued T-gates. Finally, these operation circuits are simulated under $1.5\mu m$ CMOS standard technology, $15\mu A$ unit current, and 3.3V VDD voltage Spice. The simulation results have shown the satisfying current characteristics. The 3-valued adder and multiplier, and the 4-valued adder and multiplier implemented by current-mode CMOS is simple and regular for wire routing and possesses the property of modularity with cell array. Also, since it is expansible for the addition and multiplication of two polynomials in the finite fields with very large m , it is suitable for VLSI implementation.

키워드 : 다치 논리(Multiple-Valued Logic), 전류 모드 CMOS(Current-Mode CMOS), 유한체 $GF(p^m)$ (Finite Fields, $GF(p^m)$), T-게이트(T-gate), 다치 가산기(Multiple-Valued Adder), 다치 승산기(Multiple-Valued Multiplier)

1. 서 론

최근 2진 논리에 근거한 집적회로 기술의 발전으로 회로의 형태가 VLSI 및 ULSI화 되어 단일 칩 상에 많은 양의 회로를 집적할 수 있게 되었다. 그러나 단일 칩 상에 많은 양의 회로를 집적하기 위해서는 칩 상에서 상호연결의 복잡성, 외부단자의 증가와 연산속도의 제한성, 정보 전송량의 증가에 따른 정보 전송지연 등의 문제점들이 대두되기 시작하였다. 이러한 문제점들을 해결하기 위하여 지난 수십 년 동안 다치 논리회로의 구현에 많은 연구가 진행되고 있다[1-6].

CMOS 회로가 소개된 후, 이 회로는 고밀도 실현, 저전

력-속도곱 및 다양한 전류 레벨로 인하여 VLSI 및 ULSI에 많이 응용되고 있으며, 최근에는 게이트 당 최소 지연시간을 감소시키는 방향으로 연구가 계속되고 있다. 초기의 다치 논리회로의 구현은 주로 전압모드 접합 트랜지스터와 CMOS 회로에 의해 이루어져왔다. 그러나 대부분의 전압모드 다치 논리회로는 회로의 복잡성과 전달지연 때문에 2치 논리회로와 경쟁이 되지 못하여 새로운 기술인 전류모드 CMOS 다치 논리회로가 1980년 중반에 소개되었다[7]. 제시된 전류모드 CMOS 회로는 VLSI화의 요구사항에 대하여 호환성을 가지며, 적은 CMOS 공급전압에서 안정하게 동작한다. 그리고 전압모드가 갖는 결정을 보완하고, 임의의 정점에서 전류신호의 가감과 높은 전압의 공급 없이도 각 기수의 할당이 용이한 이점을 갖는다[8-9].

최근에 Current[10]는 간단한 전류 비교기, 전류모드 다

* 이 논문은 2003년도 상지대학교 교내연구비 지원에 의해 연구되었음.

[†] 종신회원 : 상지대학교 컴퓨터·정보공학부 교수

논문접수 : 2003년 10월 9일, 심사완료 : 2004년 3월 10일

차 논리 부호기 및 복호기와 4차 전가산기 등의 다양한 전류모드 CMOS 다차 논리회로를 실현하였고, Moraga 등 [11]은 전류모드 CMOS를 이용하여 TSUM(truncated sum) 기능과 MAX 기능을 수행하는 4차 회로를 구현하였고, Fraser 등[12]은 만능 리터럴을 사용하여 다차 논리합수를 최소화하여 전류모드 CMOS로 회로를 구현하였고, Ike 등 [13]은 다차 정전압-결합 논리회로를 사용하여 54비트×54 비트 부호-디지털(signed-digit) 승산기를 구현하였다. 이들이 제시한 회로들은 회로 구현 방법이 복잡한 단점이 있다. 또한 Uemura 등[14, 15]는 다접합 표면 터널 트랜지스터를 사용하여 3차 T-게이트와 3차 데이터 플립플롭을 설계하였으나 이 회로들은 전압모드로 동작하기 때문에 논리 레벨의 전압기준이 0.2V로 매우 낮은 단점이 있으며, 불규칙 회선경로 선택, 복잡한 제어문제, 비모듈화 구조의 부족 때문에 VLSI 설계에 부적합하다.

그러므로 본 논문에서는 Uemura 등이 제시한 전압모드의 단점을 보완하고, 회선경로의 규칙성, 간단한 전류 제어, 모듈화 구조를 갖는 다차 T-게이트를 전류모드 CMOS로 구현하고, 다차 T-게이트를 이용하여 2변수 3차 가산기 및 승산기, 2변수 4차 가산기 및 승산기를 구현하였다. 이 회로들은 Spice를 이용하여 시뮬레이션 하였다.

2. 전류모드 CMOS 기본회로

전류모드 CMOS회로는 정보를 전류로 표현하므로 공급 전원의 크기를 증가할 필요가 없으며, 전류의 가산과 감산이 용이함으로 가산, 감산 및 보수연산을 쉽게 실현할 수 있고, 전류 비교를 쉽게 수행할 수 있는 장점이 있다. 또한 동작범위가 넓어서 큰 radix도 높은 전원전압의 공급없이 실현이 가능하다. 아날로그 MOS 회로에서 지금까지 전류미러의 출력을 정전류원으로 이용하는 방법이 자주 사용되고 있다. 그러나 보다 안정하고, 점유면적 면에서 우수한 전류원의 실현은 공핍형 PMOS를 사용한 방법이 제안되고 있으며, 전류원은 다음 식 (1)과 같이 나타낸다[16].

$$I_{out} = K(W/L)(V_{TH})^2 [1 + \lambda(V_{DD} - V_{out})] \quad (1)$$


식 (1)식에서 λ 를 충분히 작게 할 수 있으며, 전원전압 변동에 의해 거의 영향을 받지 않게 할 수 있고 V_{DD} 이외의 바이어스 전압은 필요하지 않다.

전류모드 CMOS 회로를 구성하는 기본회로는 다음과 같다[7, 9, 17].

2.1 전류차분회로

전류모드 CMOS에 의한 전류차분회로는 (그림 1)과 같이 구성한다. (그림 1)에서 정전류원으로 표시되는 문턱전류 I_c 와 다이오드 특성을 나타내는 M1 트랜지스터로 구성된 다. 이 회로에 대한 동작특성이 식 (2)와 같다.


$$I_o = \begin{cases} I_c - I_i & \text{iff } I_c > I_i \\ 0 & \text{iff } I_c \leq I_i \end{cases} \quad (2)$$



(그림 1) 전류차분회로

2.2 전류미러회로


전류모드 CMOS에 의한 전류미러회로는 (그림 2)와 같이 구성한다. (그림 2)의 전류미러회로는 하나의 입력전류 I_i 에 대하여 소자 특성이 동일한 경우 여러 개의 출력전류를 갖는다. 이는 일반적으로 전류모드 회로에서 팬아웃 수가 1이라는 결점을 보완해 준다. 전류이득에 관계되는 MOS 소자의 폭(W)과 길이(L)의 비율이 동일하다고 가정한 경우 출력전류는 입력전류와 같은 값을 갖게 된다[17].



(그림 2) 전류미러회로

2.3 전류스위치회로

전류모드 CMOS에 의한 전류스위치회로는 (그림 3)과 같으며, 패스 트랜지스터 M1의 게이트 전압 V_G 가 높게 되면 출력전류가 0이 되고, M1의 V_G 가 낮게 되면 전류스위치회로는 전류미러회로로 동작한다.



(그림 3) 전류스위치회로

3. 전류모드 CMOS에 의한 다치 T-게이트의 구현

이 장에서는 2장에서 설명한 전류모드 CMOS 회로들을 사용하여 2변수 3치 가산기 및 승산기, 2변수 4치 가산기 및 승산기를 구현하는 기본회로인 다치 T-게이트를 구현한다. 제시된 회로들은 1.5 μm CMOS 공정기술을 사용하여 Spice로 시뮬레이션을 하였다.

3.1 p치 T-게이트 설계

다치 논리 시스템에서 사용되는 일반화된 다치 T-게이트는 이진 시스템에서 사용되는 멀티플렉서(Multiplexer; MUX)와 같은 기능을 가지며, p치 T-게이트의 함수 F 는 식 (3)과 같다.

$$F(I_0, I_1, I_2, \dots, I_{p-1}; x) = \begin{cases} I_0 & (\text{if } x=0) \\ I_1 & (\text{if } x=1) \\ I_2 & (\text{if } x=2) \\ \vdots & \vdots \\ I_{p-1} & (\text{if } x=p-1) \end{cases} \quad (3)$$

여기서 $I_i = 0, 1, 2, \dots, p-1$ 의 논리값을 갖는다.

식 (3)에서 p치 T-게이트의 출력은 제어신호 x 의 논리값에 의해 입력단으로 들어오는 입력신호 I_i 의 논리값을 선


택하여 출력한다. 이 회로는 이진 논리시스템의 MUX와 같은 기능을 한다. 그러나 MUX는 입력 비트수가 많으면 선택신호의 비트수가 증가하는 반면에 p치 T-게이트의 제어신호는 입력의 개수에 무관하게 오직 하나의 제어신호를 갖는다.

(그림 4)(a)는 식 (3)의 함수를 실현하는 전류모드 CMOS에 의한 일반화된 p치 T-게이트의 회로이며, (그림 4)(b)는 p치 T-게이트의 기호이다.


3.2 3치 T-게이트 구현

전류모드 CMOS에 의한 3치 T-게이트 회로가 (그림 5)(a)와 같으며, (그림 5)(b)는 기호이다.

(그림 5)(a)의 전류모드 CMOS에 의한 3치 T-게이트 회로에서 I_{xi} 는 제어신호이며, 기준 전류원 I_{S1} 은 $30 \mu\text{A}$ 이고 I_{S2} 은 $15 \mu\text{A}$ 이다. 입력 전류원은 I_0, I_1, I_2 이며, 임의의 전류값을 갖는다. 제어신호로 가해진 입력전류는 전류미러인 M2, M3에 의해 복제되며, 복제된 전류는 기준전류와 비교된다. M4, M5, M6, M7은 패스 트랜지스터로 동작하며, 각각의 입력전류 I_0, I_1, I_2 를 ON/OFF 시키는 동작을 한다. 예를 들면 제어신호에 $15 \mu\text{A}$ (논리값 1)가 입력신호로 가해지면 기준 전류원과 비교하여 M4는 OFF, M5는 ON, M6는 ON,




(그림 4) p치 T-게이트



(그림 5) 3치 T-게이트

M7은 OFF가 되어 입력 I_1 신호만 선택하여 출력으로 나타낸다.

(그림 6)은 (그림 5)(a)의 3치 T-게이트 회로의 시뮬레이션 결과이다.




(그림 6) 3치 T-게이트 회로의 시뮬레이션 결과

(그림 6)에서 $I_0 = 30\mu A$, $I_1 = 0\mu A$, $I_2 = 15\mu A$ 의 전류를 가지고, 제어신호 x 를 $0\mu A$, $15\mu A$, $30\mu A$ 로 변화시켰을 경우 3치 T-게이트의 출력전류는 $30\mu A$, $0\mu A$, $15\mu A$ 를 보인다.


3.3 4치 T-게이트 구현

전류모드 CMOS에 의한 4치 T-게이트 회로가 (그림 7)(a)와 같으며, (그림 7)(b)는 기호이다.

(그림 7)(a)의 전류모드 CMOS에 의한 4치 T-게이트의 입력 $I_i = 0, 1, 2, 3$ 의 논리값을 가지며, 제어신호 x 의 값에 따라 한 개의 입력값만을 출력한다. (그림 7)(a)의 회로에서 제어신호 x 의 논리값이 3($45\mu A$)이면 M2, M3, M4의 드레인 전류에 제어 신호값이 복제되고, 기준 전류원 $I_{S1}(45\mu A)$, $I_{S2}(30\mu A)$, $I_{S3}(15\mu A)$ 와 인버터에 의해 패스 트랜지스터 M5만 ON이 되어 입력전류 I_3 만 출력단자로 흐르게 된다.




(a) 회로



(b) 기호

(그림 7) 4치 T-게이트

(그림 8)의 시뮬레이션 결과에서 4치 T-게이트의 입력 데이터 $I_0 = 30\mu A$, $I_1 = 0\mu A$, $I_2 = 45\mu A$, $I_3 = 15\mu A$ 는 제어신호 x 의 값에 의해 입력값을 선택하여 출력한다.



(그림 8) 4치 T-게이트의 시뮬레이션 결과

4. 전류모드 CMOS에 의한 다치 가산기 및 승산기 구현

이 장에서는 앞장에서 논한 전류모드 CMOS에 의한 3치 T-게이트와 4치 T-게이트 회로를 사용하여 유한체 GF(3^2)상의 2변수 3치 가산기 및 승산기, GF(4^2)상의 2변수 4치 가산기 및 승산기를 구현한다. 제시된 회로들은 $1.5\mu m$ CMOS 공정기술을 사용하여 Spice로 시뮬레이션 하였다. 단위전류 I_u 는 $15\mu A$ 로 하였으며, W/L은 $20\mu m/2\mu m$ 이고, VDD 전압은 3.3V를 사용하였다. 사용한 MOSFET 모델은 LEVEL 3으로 시뮬레이션 하였다.

4.1 2변수 3치 가산기 및 승산기 구현

유한체 GF(p^m)상에서 $p=3$ 이고 $m=2$ 인 2변수 3치 가산은 식 (4)에 의해 구할 수 있으며, 2변수 3치 승산은 식 (5)와 같이 구할 수 있다[18, 19].

$$F(x, y) = (x + y) \bmod(3) \quad (4)$$

$$F(x, y) = (x \cdot y) \bmod(3) \quad (5)$$

<표 1>(a)는 식 (4)에 의한 2변수 3치 가산 진리표이고, <표 1>(b)는 식 (5)에 의한 2변수 3치 승산 진리표이다.

<표 1> 2변수 3치 진리표

	x	0	1	2
y	0	0	1	2
1	1	1	2	0
2	2	2	0	1


(a) 가산표

	x	0	1	2
y	0	0	0	0
1	1	0	1	2
2	2	0	2	1


(b) 승산표

4.1.1 2변수 3치 가산기 구현

앞장에서 논한 전류모드 CMOS에 의한 3치 T-게이트를 사용하여 <표 1>(a)의 2변수 3치 가산표를 실현하는 회로가 (그림 9)(a)와 같으며, (그림 9)(b)는 제어신호 x, y 의 값에 대한 가산기의 시뮬레이션 결과이다.



(a) 회로도




(b) 시뮬레이션 결과
(그림 9) 2변수 3치 가산기

(그림 9)(a)에서 제어신호 x 가 1이면 T1의 출력은 2이고 T2의 출력은 0이 된다. 이 출력들은 T3의 입력으로 더해지며, T3의 0위치에는 x 의 값이 그대로 더해진다. 이때 y 의 값이 0이면 T3의 0위치에 더해진 x 의 값이 선택되어 T3의 출력이 된다. 즉, 제어신호 $x=1$ 이고, $y=0$ 이면 T3의 출력 $F=1$ 이다.


(그림 9)(b)의 시뮬레이션 결과에서 제어신호 $x=1(15\mu A)$, $y=0(0\mu A)$ 인 150ns에서 2변수 3치 가산기의 출력은 $15\mu A$ (논리값 1)을 보인다.

4.1.2 2변수 3치 승산기 구현

앞장에서 논한 전류모드 CMOS에 의한 3치 T-게이트를 사용하여 <표 1>(b)의 2변수 3치 승산표를 실현하는 회로가 (그림 10)(a)와 같으며, (그림 10)(b)는 제어신호 x, y 의 값에 대한 승산기의 시뮬레이션 결과이다.



(a) 회로도



(b) 시뮬레이션 결과

(그림 10) 2변수 3치 승산기

(그림 10)(a)에서 제어신호 x 가 1이면 T1의 출력은 2이

고, 이 출력은 T2의 2위치에 입력으로 가해지며, T3의 0위치에는 0의 값이 가해지고 T3의 1위치에는 x 의 값이 그대로 가해진다. 이때 y 의 값이 2이면 T3의 2위치에 가해진 T1의 출력값이 선택되어 T3의 출력이 된다. 즉, 제어신호 $x=1$ 이고, $y=2$ 이면 T3의 출력 $F=2$ 이다.

(그림 10)(b)의 시뮬레이션 결과에서 제어신호 $x=1(15\mu A)$, $y=2(30\mu A)$ 인 250ns에서 승산기의 출력은 $30\mu A$ (논리값 2)을 보인다.

4.2 2변수 4치 가산기 및 승산기 구현

유한체 $GF(p^m)$ 상에서 $GF(2^2)$ 는 $p=2$ 이고 $m=2$ 인 경우이다. 그러므로 $GF(2^2)$ 상의 원소들은 식 (6)과 같이 구할 수 있다[18, 19].

$$x^{p^m} - x = x^4 - x = x \cdot (x - 1) \cdot (x^2 + x + 1) \quad (6)$$

식 (6)에서 마지막 항 $x^2 + x + 1$ 은 기약다항식이다. 따라서 기약다항식 $F(x)=0$ 의 한 근을 a 라 하면 $GF(2^2)$ 의 원소는 식 (7)과 같이 구할 수 있다.

$$F(a) = f_2 \cdot a^2 + f_1 \cdot a + f_0 = 0 \quad (7)$$

식 (7)에서 최고 차수항의 계수 $f_2=1$ 인 다항식을 모닉 다항식이라 하며 식 (8)과 같이 구할 수 있다.

$$a^2 = f_1 \cdot a + f_0 \quad (8)$$

식 (8)에 의해 $GF(4)$ 의 원소는 <표 3>과 같이 구할 수 있다.

<표 3> $GF(4)$ 의 원소표

$f_1 \cdot a$	f_0	$F(a)$	기 호
$0 \cdot a$	0	0	0
$0 \cdot a$	1	1	1
$1 \cdot a$	0	a	2
$1 \cdot a$	1	$1+a$	3

<표 3>에서 $GF(4)$ 의 원소는 $\{0, 1, a, 1+a\}$ 로 표시되며, 이 원소를 $\{0, 1, 2, 3\}$ 과 같이 기호로 표시할 수 있다. 그러므로 <표 4>(a)는 $GF(4^2)$ 에 대한 2변수 4치 가산표이고, <표 4>(b)는 2변수 4치 승산표이다.

<표 4> 2변수 4치 진리표


y	x				y	x			
	0	1	2	3		0	1	2	3
0	0	1	2	3	0	0	0	0	0
1	1	0	3	2	1	0	1	2	3
2	2	3	0	1	2	0	2	3	1
3	3	2	1	0	3	0	3	1	2

(a) 가산표


(b) 승산표

4.2.1 2변수 4치 가산기 구현

앞에서 논한 4치 T-게이트를 사용하여 <표 4>(a)의 2변수 4치 가산표를 실현하는 회로가 (그림 11)(a)와 같으며, (그림 11)(b)는 제어신호 x, y 의 값에 대한 가산기의 시뮬레이션 결과이다.



(a) 회로도



(b) 시뮬레이션 결과


(그림 11) 2변수 4치 가산기

(그림 11)(a)에서 제어신호 x 가 1이면 T1의 출력은 0이고 T2의 출력은 3이 된다. 이 출력들은 T3의 입력으로 가해진다. T3의 0위치에는 x 의 값이 그대로 가해지고, 1위치에는 T1의 출력, 2위치에는 T2의 출력, 3위치에는 x 의 인버터 신호가 가해진다. 이때 y 의 값이 2이면 T3의 2위치에 가해진 T2의 출력 3이 선택되어 T3의 출력이 된다. 즉, 제어신호 $x=1$ 이고, 2이면 T3의 출력 $F=3$ 이다.


(그림 11)(b)의 시뮬레이션 결과에서 제어신호 $x=1(15\mu A)$, $y=2(30\mu A)$ 인 120ns에서 승산기의 출력은 $45\mu A$ (논리값 3)을 보인다.

4.2.2 2변수 4치 승산기 구현

앞에서 논한 4치 T-게이트를 사용하여 <표 4>(b)의 2변수 4치 승산표를 실현하는 회로가 (그림 12)(a)와 같으며, (그림 12)(b)는 제어신호 x, y 의 값에 대한 가산기의 시뮬레이션 결과이다.



(a) 회로도



(b) 시뮬레이션 결과

(그림 12) 2변수 4치 승산기

(그림 12)(a)에서 제어신호 x 가 1이면 T1의 출력은 2이고 T2의 출력은 3이 된다. 이 출력들은 T3의 입력으로 가해지며, T3의 0위치에는 0의 값, 1위치에는 x 의 값, 2위치에는 T1의 출력, 3위치에는 T2의 출력이 가해진다. 이때 y 의 값이 2이면 T3의 2위치에 가해진 T1의 출력이 선택되어 T3의 출력이 된다. 즉, 제어신호 $x = 1$ 이고, $y = 2$ 이면 T3의 출력 $F = 2$ 이다.

(그림 12)(b)의 시뮬레이션 결과에서 제어신호 $x = 1$ ($15\mu A$), $y = 2$ ($30\mu A$)인 120ns에서 승산기의 출력은 $30\mu A$ (논리값 2)을 보인다.

5. 결 론

본 논문에서는 전류모드 CMOS를 사용하여 다치 가산기 및 다치 승산기를 구현하였으며, 먼저 효과적인 집적회로 설계 이용성을 갖는 전류모드 CMOS를 사용하여 3치 T-게이트와 4치 T-게이트를 구현하였다. 구현된 다치 T-게이트를 조합하여 유한체 $GF(3^2)$ 의 2변수 3치 가산표와 승산표를 실현하는 회로를 구현하였으며, 유한체 $GF(4^2)$ 의 2변수 4치 가산표와 승산표를 실현하는 회로를 구현하였다. 구현된 가산기와 승산기들은 $1.5\mu m$ CMOS 표준 기술을 사용하여 Spice로 시뮬레이션을 하였고, 이 회로들에 대하여 동작특성을 보였다. 구현된 다치 가산기와 승산기들에 대한 단위전류 I_{μ} 는 $15\mu A$ 로 하였으며, CMOS의 채널 폭과 길이 W/L 은 $20\mu m/2\mu m$ 이다. VDD 전압은 3.3V를 사용하였으며, MOSFET 모델은 LEVEL 3을 사용하였다.

본 논문에서 구현한 전류모드 CMOS의 3치 가산기와 승산기, 4치 가산기와 승산기는 일정한 회선경로 선택의 규칙성, 간단성, 셀배열에 의한 모듈성의 이점을 가지며, 특히 차수 m 이 증가하는 유한체의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합할 것으로 생각된다.

향후 연구과제는 범용성을 갖는 다치 산술논리 연산장치 (MALU)를 설계하는 것이며, 다치 산술연산장치에서 입력 전류 및 처리 데이터를 저장하는 다치 기억소자를 구현하는 것이 필수적이다. 또한 이들 회로들을 실용화하기 위해 전류모드 동작에 의한 소비전력 문제, 잡음에 대한 대책, 미세 선폭의 반도체 기술에 맞도록 실제로 IC화하여 실용화하는 것이다.

참 고 문 헌

- [1] C. M. Allen and D. D. Givone, "A Minimization Technique for Multiple-Valued Logic Systems," *IEEE Trans. Computer*, Vol.C-17, pp.182-184, Feb., 1968.
- [2] Z. G. Vranesic, E. S. Lee and K. C. Smith, "A Many-Valued Algebra for Switching Systems," *IEEE Trans. Computer*, Vol.C-19, pp.964-971, Oct., 1970.
- [3] K. C. Smith, "The Prospects for Multi-Valued Logic : A Technology and Applications View," *IEEE Trans. on Computer*, Vol.C-30, pp.619-634, Sept., 1981.
- [4] S. L. Hurst, "Multiple-Valued Logic-Its Status and Its Future," *IEEE Trans. Computer*, Vol.C-33, pp.1160-1170, Dec., 1984.
- [5] K. C. Smith, "Multiple-Valued Logic : a Tutorial and Application," *IEEE Computer Mag.*, pp.17-27, Apr., 1987.
- [6] T. Hanyu, M. Kameyama, T. Higuchi, "Prospects of

- Multiple-Valued VLSI Processors," *IEICE Trans. Electron*, Vol.E76-C, No.3, pp.383-392, Mar., 1993.
- [7] S. P. Onneweer and H. G. Kerkhoff, "Current-Mode CMOS High-Radix Circuits," *IEEE Proc. of 16th International Symposium on Multiple-Valued Logic*, Virginia, USA, pp.60-69, May, 1986.
- [8] J. T. Butler, J. H. Pugsley and C. B. Silio Jr., "High-Speed Multiplier Uses 50 Percent Less Chip Area and Power," *IEEE Computer Mag.*, Vol.20, No. 8, pp.109-110, Aug., 1987.
- [9] T. Yamakawa, T. Miki and F. Ueno, "The Design and Fabrication of the Current Mode Fuzzy Logic Semi-custom IC in Standard CMOS IC Technology," *IEEE Proc. of 15th International Symposium on Multiple-Valued Logic*, Kingston, Ontario, Canada, pp.76-82, May, 1985.
- [10] K. W. Current, "Current-Mode CMOS Multiple-Valued Logic Circuits," *IEEE J. Solid-State Circuits*, Vol.29, No. 2, pp.95-107, Feb., 1994.
- [11] C. Moraga and W. Wang, "Evolutionary Methods in the Design of Quaternary Digital Circuits," *IEEE Proc. of 28th International Symposium on Multiple-Valued Logic*, Fukuoka, Japan, pp.89-94, May, 1998.
- [12] B. Fraser and G. W. Dueck, "Multiple-Valued Logic Minimization Using Universal Literals and Cost Tables," *IEEE Proc. of 28th International Symposium on Multiple-Valued Logic*, Fukuoka, Japan, pp.239-244, May, 1998.
- [13] T. Ike, T. Hanyu and M. Kameyama, "Fully Source-Coupled Logic Based Multiple-Valued VLSI," *IEEE Proc. of 32nd International Symposium on Multiple-Valued Logic*, Boston, Massachusetts, USA, pp.270-275, May, 2002.
- [14] T. Uemura and T. Baba, "Demonstration of a Novel Multiple-Valued T-Gate Using Multiple-Junction Surface Tunnel Transistors and Its Application to Three-Valued Data Flip-Flop," *IEEE Proc. of 30th International Symposium on Multiple-Valued Logic*, Portland, USA, pp.305-310, May, 2000.
- [15] T. Uemura and T. Baba, "A Three-Valued D-Flip-Flop and Shift Register Using Multiple-Junction Surface Tunnel Transistors," *IEEE Proc. of 31st International Symposium on Multiple-Valued Logic*, Warsaw, Poland, pp.89-93, May, 1998.
- [16] N. Weste and K. Eshraghian, *Principles of CMOS VLSI Design : A Systems Perspective*, Addison-Wesley, Reading, Massachusetts, USA, 1993.
- [17] Z. Zilic and Z. Branesic, "Current-Mode CMOS Galois Field Circuits," *IEEE Proc. of 23rd International Symposium on Multiple-Valued Logic*, Sacramento, CA, USA, pp.245-250, May, 1993.
- [18] S. Lin and D. J. Costello Jr., *Error Control Coding Fundamentals and Applications*, Prentice-Hall Inc., Englewood Cliffs, New Jersey, 1983.
- [19] R. Lidl, H. Nieder and P. M. Cohn, *Finite Fields*, Addison-Wesley, Reading, Massachusetts, USA, 1983.



성현경

e-mail : hkseong@mail.sangji.ac.kr

1982년 인하대학교 전자공학과(공학사)

1984년 인하대학교 대학원 전자공학과
(공학석사)

1991년 인하대학교 대학원 전자공학과
(공학박사)

1989년~1991년 부천전문대학 전자계산과 조교수

1991년~현재 상지대학교 컴퓨터·정보공학부 부교수

관심분야 : Multiple-Valued Logic Design, omputer Architecture & VLSI 설계, nformation & Coding Theory, Cryptography Theory & Security, igital Signal Processing 등 임